Die AMD A4 APU mit Codenamen Trinity setzt auf die zweite Generation Bulldozer-Architektur mit Piledriver x86 Rechenkernen. Die Piledriver-Architektur besteht aus einer Modulbauweise. Ein Modul beinhaltet eine FPU (Floating Point Unit) also Fließkommaeinheit sowie zwei Integer-Kerne. Beide Kerne greifen gemeinsam auf die FPU zu und teilen sich diesen KO-Prozessor. Ebenso ein L2-Cache muss von beiden x86 Rechenkernen gemeinsam verwendet werden. Theoretisch lassen sich die Module beliebig oft auf einem Prozessor-DIE angeordnen. Gegenüber der ersten Bulldozer-Generation wurde die Sprungvorhersage gesteigert, die die Instruktions-Pipeline wesentlich besser auslastet. Zuletzt werden die Befehle F16C (Floating Point 16-Bit Convert) sowie FMA3 (Fused Multiply-Add) unterstützt. FMA3 wird auch von Intels zukünftigen Produkten zum Einsatz kommen. Gegenüber der Llano APU steigt die x86-Leistung pro Takt um 26 - 29 Prozent. Zur Architekturerneuerung werden zugleich ein paar neue Befehle von AMD implementiert. Dabei ist nun FMA3, AVX, AES, CLMUL, XOP und CVT16.

Die Grafikeinheit setzt auf die VILW4-Architektur, die schon bei der Desktop-Grafikkartenserie Radeon HD 6900-Serie zum Einsatz kommt. Bedingt durch die fortschrittliche Architektur, steigt im Vergleich zur Vorgänger-APU die Grafikleistung enorm an, welches die APU im Gesamtpaket wesentlich besser darstellt.

Die Trinity-APU unterstützt erstmals Clock-Gating. Ein Mechanismus, um einzelne Schaltkreise der APU völlig vom Strom zu trennen, die für den momentanen Rechenprozess nicht benötigt werden. Die Leistungsressourcen können so auf besser auf die entsprechenden anderen Teile der APU verlagert werden. Der Turbo-Modus verhält sich im Vergleich zur Vorgänger APU wesentlich aggressiver.

Die Richland-APU basiert auf der Architektur des Vorgängers und erhält aufgrund enes verbesserten Fertigungsprozess spürbar höhere Leistung.

Technische Daten